Hardware Reference
In-Depth Information
Standard Event Status Register
PON
URQ
CME
EXE
DDE
QYE
RQC
OPC
Das Register hat gemäß IEEE 488.2 noch ein höherwertiges Byte, das für künftige
Erweiterungen reserviert ist. Alle Bits dieses Bytes müssen als 0 gelesen werden. Da
dem so ist, wurde im Beispielgerät auf die Implementierung verzichtet [IEEE488.2:
11.5.1].
Bedeutung der Bits im Standard Event Status Register
OPC
„Operation Complete“ wird vom Gerät auf 1 gesetzt, wenn alle bisher vom Gerät
empfangenen Befehle abgearbeitet wurden, bevor der Befehl *OPC an das Gerät
gesendet worden ist (IEEE 488.2: 11.5.1.1.9). Deswegen sollte der Befehl *OPC
möglichst an das Ende einer Befehlskette gesetzt werden. Das OPC-Bit abzufragen
macht besonders dann Sinn, wenn ein Gerät zum Bearbeiten bestimmter Komman-
dos viel Zeit braucht, wie es zum Beispiel bei hochgenauen, hochauflösenden Mes-
sungen der Fall sein mag. Für eine ausführliche Beschreibung der Synchronisations-
techniken bei zeitintensiven Befehlsausführungen siehe IEEE 488.2: Abschnitt 12.
Die Steuerung dieses Bits wird vom bereits zuvor erwähnten „Operation Com-
plete“-Automaten vorgenommen, der im Beispielgerät als Software-Automat reali-
siert ist.
Der „Operation Complete“-Automat
Der Automat geht in den Zustand
OCIS (operation complete idle
state), wenn das Gerät eingeschaltet
wird (pon) oder wenn die interne
Gerätenachricht dcas (device clear
active state) erzeugt worden ist
oder wenn der Fernsteuerbefehl
*CLS oder *RST empfangen wurde.
dcas
Die interne Gerätenachricht dcas wird in einem Gerät der Klasse USBTMC erzeugt,
wenn der klassenspezifische Request INITIATE_CLEAR vom Host gesendet wird
[USBTMC: 4.2.1.6].
Aus dem Zustand OCIS geht der Automat in den Zustand OCAS (operation com-
plete active state) über, wenn der Fernsteuerbefehl *OPC empfangen wurde. Im
Zustand OCAS wartet der Automat darauf, dass alle noch laufenden Fernsteuerbe-
