Hardware Reference
In-Depth Information
Tabelle 4.3.
Beschreibung der Stufen der Pipeline des Pentium Pro, wie sie in
Abbildung 4.9 dargestellt ist
Stufe
Beschreibung
IFU1
Instruction Fetch Unit Stage 1.
Ladt 32 Byte vom Code
Cache in einen Fetch Buffer (Prefetch Streaming Buffer).
IFU2
In dieser Stufe werden jeweils 16 Bytes betrachtet und Grenzen
zwischen den Befehlen detektiert. Parallel dazu wird fur
Sprungbefehle die Sprungvorhersage ausgewertet.
IFU3
Befehle korrekt ausgerichtet an die Dekoder weiterleiten.
DEC1
Decode Stage 1.
Bis zu drei Befehle (zwei einfache, d.h. 1-1
sowie einen komplexen) gleichzeitig in RISC-artige Mikrobefehle
umsetzen (dekodieren).
DEC2
Die Mikrobefehle werden in einen Puffer eingetragen, die
Decoded Instruction Queue
.
RAT
Register Alias Table and Allocator Stage.
Feststellen, ob
Operanden aus Registern oder von laufenden Operationen
kommen. Zuweisen von Rename Registern.
ROB
ReOrder Buffer.
Einfugen in den Reorder Buffer in strikter
Programmreihenfolge.
DIS
Dispatch stage.
Zuteilung zu einer geeigneten
Ausfuhrungseinheit.
EX
Execution stage.
Ausfuhren der Mikrobefehle.
RET1
Retirement Stage 1.
Falls der Befehl abgearbeitet ist, alle
vorangegangenen Sprungbefehle fertig sind und fest steht, dass
der Mikrobefehl ausgefuhrt werden muss, so wird er mit
”
Ready
for retirement“ gekennzeichnet.
RET2
Endgultiges Retirement (Commit), wenn alle Mikrobefehle der
X86-Instruktion fertig sind.
