Hardware Reference
In-Depth Information
3.3.2 Parallele Pipelines
Eine weitere Entwicklung finden wir 1993 beim Intel Pentium. Dieser Pro-
zessor verfugt uber zwei parallele Pipelines. Die Idee besteht darin, zwei
Befehle gleichzeitig zu decodieren (sofern im Fetch Buffer zwei Befehle zur
Verfugung stehen) und diese gleichzeitig durch die beiden parallelen Pipelines
zur Durchfuhrung der restlichen Phasen zu schicken. Die parallelen Pipelines
heißen U-Pipe und V-Pipe, wobei beim Pentium einige Einschrankungen gel-
ten: Im Gegensatz zur U-Pipe kann die V-Pipe nicht alle Befehle bearbeiten.
Ferner gibt es viele so genannte
Pairing Rules
, die besagen, welche Befehlsar-
ten nicht parallel bearbeitet werden konnen. Befehle konnen schließlich auch
dann nicht parallel bearbeitet werden, wenn zwischen ihnen eine Read-After-
Write-Abhangigkeit besteht [5].
Falls aufeinander folgende Befehle nicht parallel bearbeitet werden konnen, so
bleibt eine der beiden Pipelines leer, und der zweite, nicht parallel ausfuhrbare
Befehl wird verzogert bearbeitet. Hier wird deutlich, dass die Anordnung von
Befehlen im Programm einen Einfluss auf die Geschwindigkeit der Programm-
bearbeitung haben kann.
Programme so zu schreiben, dass die Moglichkeit zur Parallelverarbeitung
auch ausgenutzt wird, ist Aufgabe des Programmierers oder eines optimie-
renden Compilers. Um e
ziente Programme schreiben zu konnen, ist also
unbedingt eine genaue Kenntnis der Prozessorarchitektur erforderlich.
