Hardware Reference
In-Depth Information
Execute (X)
Memory
Access (M)
Write
Back (W)
Instruction Fetch (F)
Instruction Decode/
Register Fetch (D)
M
U
X
+4
Bedingungs-
prüfer
BZ
M
U
X
M
U
X
M
U
X
$Y
A
L
U
Register-
bank
Daten-
speicher
$Z
Z
$X
Befehls-
speicher
Abbildung 3.1.
Implementierung einer Funf-Stufen-Pipeline. Zwischen den Stufen (bei
den gestrichelten Linien) mussen Operanden in
Pipeline-Registern
zwischengespeichert
werden konnen, damit sie geordnet in Folgestufen ubergeben oder - wie etwa der Wert aus
$X
fur einen schreibenden Speicherzugriff - durch die Execute-Stufe hindurchgereicht
werden konnen.
$X
,
$Y
und
$Z
stehen hier fur die entsprechenden Werte, die weitergegeben
werden, nicht fur die Nummern der Register
Verzweigungen (Sprunge, aber auch auch Unterprogrammaufrufe) wird die
Folgeadresse berechnet.
4. Speicherzugriff (memory access, kurz M).
5. Zuruckschreiben des Ergebnisses (result Write Back, kurz W). Das Ergeb-
nis einer Operation wird in ein Register geschrieben, falls erforderlich.
Pipelining bedeutet bei Prozessoren, analog zu der Essensausgabe in der Men-
sa, Befehle von einer Stufe an die nachste weiterzugeben, sodass theoretisch
zu jeder Zeit in jeder Phase ein Befehl bearbeitet wird. Abbildung 3.1 zeigt,
wie sich die Funf-Stufen-Pipeline fur eine einfache Implementierung von
MMIX
realisieren lasst. Die Stufen sind von links nach rechts angeordnet. Zur F-
Stufe gehort der Befehlsz
¨
ahler(BZ),derimmerdieAdressedesnachsten
Befehls angibt, sowie der Befehlsspeicher, also der Teil des Speichers, der die
Befehle enthalt. Unter Verwendung des Befehlszahlers wird der folgende Be-
fehl aus dem Speicher an die nachste Stufe geleitet. Ferner gehort zu dieser
Stufe ein Multiplexer (MUX), der die Adresse des nachsten Befehls in den
Befehlszahler schreibt. Der Multiplexer wahlt zwischen dem um 4 erhohten
Wert des Befehlszahlers und - im Fall von Sprungbefehlen - einer moglichen
anderen Zieladresse. Die Entscheidung sowie die Sprungzieladresse hangen
von einer spateren Stufe ab.
