Hardware Reference
In-Depth Information
Thread 1
Thread 2
SMT
IU1
IU2
IU3
IU4
BRU1
CRU
FPU
LSU1
LSU2
Zeit
Belegung durch Thread 1
Belegung durch Thread 2
Ausführungseinheit nicht belegt
Abbildung 9.3.
Die Belegung von Ausfuhrungseinheiten durch zwei verschiedene Threads,
uber drei Taktschritte hinweg. Beim Ubergang zu Simultaneous Multithreading konnen
Befehle weiterhin ablaufen, wenn auch nicht immer auf der gleichen Ausfuhrungseinheit.
Ein Befehl von Thread 1 (der auf der
CRU
) wird im Beispiel verzogert und es konnen
dennoch nicht alle Ausfuhrungseinheiten standig ausgelastet werden
Technik wesentlich einfacher und billiger zu realisieren als ein Mehrprozes-
sorsystem. Denn es ist ja nur ein Chip mit Strom zu versorgen und zu kuhlen.
Experimente mit dem
MMIX
-Meta-Simulator und die Aktivitatsdiagramme
der vorangegangenen Kapitel zeigen, dass sehr haufig Ausfuhrungseinheiten
brach liegen. Die gerade ungenutzten Ausfuhrungseinheiten sollen von an-
deren Threads genutzt werden konnen. Abbildung 9.3 zeigt beispielhaft die
Entwicklung fur einen Prozessor mit neun Ausfuhrungseinheiten, wenn zwei
Threads mittels SMT gemeinsam ausgefuhrt werden. Der einzelne Thread
wird dadurch zwar nicht schneller ausgefuhrt, aber der Durchsatz steigt, weil
mehr Befehle pro Takt ausgefuhrt werden konnen.
