Hardware Reference
In-Depth Information
7.1.6 Die Modellierung von Speicher bei MMIX
Die Modellierung des Hauptspeichers ist bei dem MMIX -Meta-Simulator sehr
schlicht gehalten. Der Grund ist, dass der Speicherzugriff meist durch sepa-
rate Speicher-Controller vorgenommen wird, die vom eigentlichen Prozessor
getrennt arbeiten. Auf die Modellierung der verschiedenen Zeitparameter so-
wie von Datentransfers in Bursts und Page Hits/Page Misses mussen wir
leider verzichten.
Die Schnittstelle zum Hauptspeicher wird durch folgende vier Parameter be-
schrieben:
1. membusbytes beschreibt die Breite des Datenbusses. Dieser Wert muss eine
Zweier-Potenz großer oder gleich acht sein. So viele Byte k¨onnenineinem
Schritt uber den Bus ubertragen werden.
2. memaddresstime gibt an, wieviele Taktzyklen vergehen, bis nach dem An-
legen einer Adresse an den Hauptspeicher der Datentransfer beginnen
kann.
3. memreadtime gibt die Anzahl der Taktzyklen an, die ein Lesevorgang dau-
ert.
4. memwritetime gibt die Anzahl der Taktzyklen an, die ein Schreibvorgang
dauert.
Wie wir im folgenden Abschnitt 7.2.2 sehen werden, werden immer die Daten
fur einen ganzen Cache Block aus dem Hauptspeicher gelesen oder in den
Hauptspeicher geschrieben. Dieser Mechanismus ist auf die Burst-Transfers
der Speicherbausteine abgestimmt (siehe Abschnitt 7.1.5). Der Meta-Simula-
tor verwendet fur den Transfer der membusbytes Byte eines Cache Blocks
die Zeit von
memaddresstime + memreadtime fur Lesezugriffe und
memaddresstime + memwritetime fur Schreibzugriffe.
Es bietet sich somit an, die Summe der Zeiten t RAS + t RP + t RCD + t CL
durch die memaddresstime zu modellieren und die Zeiten fur das eigentli-
che Lesen und Schreiben entsprechend kurz zu wahlen. In dem Beispiel von
Abschnitt 7.1.5 sind dann fur das Lesen und Schreiben je zwolf bzw. sechs
Speichertakte bei DDR-RAM anzusetzen.
Die memaddresstime wird allerdings nicht bei jedem Zugriff so hoch sein. Das
wird namlich nur dann der Fall sein, wenn der Prozessor haufig weit verstreut
liegende Daten anfordert. Greift der Prozessor dagegen auf nahe beieinander
liegende Daten zu, so liegen diese mit großer Wahrscheinlichkeit in derselben
Page oder in der offenen Page einer anderen Bank bzw. eines anderen Moduls.
In diesem Fall kann die fur die Adressierung benotigte Zeit im gunstigsten
Fall bis auf null absinken. Ein sinnvoller Wert fur memaddresstime scheint
Search WWH ::




Custom Search