Hardware Reference
In-Depth Information
Tabelle 7.1.
Kenndaten realer DRAM-Speicherchips nach [41, 42]. Angabe jeweils in Large
Mega (MM) also 2
20
bzw. Large Giga (GG) also 2
30
Organisation
Mapping (Adressbits)
Kapazitat
Tiefe Datenleitungen Banke
Zeilen (
r
)
Spalten (
c
)
128 MMBit
32 MM
4
4
12
11
256 MMBit
16 MM
16
4
13
9
256 MMBit
32 MM
8
4
13
10
256 MMBit
64 MM
4
4
13
11
512 MMBit
64 MM
8
4
13
11
512 MMBit
128 MM
4
4
13
12
1 GGBit
64 MM
16
4
14
10
1 GGBit
128 MM
8
4
14
11
1 GGBit
256 MM
4
4
14
12
Beispiele
In Tabelle 7.1 sind die Kenndaten einiger realer Speicherchips angegeben.
Wir betrachten ein handelsubliches Modul mit 1 GGB und einer Datenbus-
breite von 64 Bit. Das Modul lasst sich aufbauen aus 16 Chips zu 512 MM-
Bit mit der Organisation 128 MM
4 (letzte Zeile der Tabelle). Alternativ
kann das Modul aus ebenfalls 16 Chips zu 512 MMBit mit der Organisation
64 M
×
8 aufgebaut werden (sechste Zeile der Tabelle). Dabei mussen dann
allerdings die Chips in zwei parallelen Reihen angeordnet werden. Das heißt,
die Datenleitungen von jeweils acht der 16 Chips mussen parallel geschaltet
und es muss bei einem Zugriff mit der angelegten Adresse zunachst stets eine
der beiden Reihen ausgewahlt werden.
×
Fragen zur Lernkontrolle:
1. Was versteht man unter dem Begriff mapping bei Speicherbausteinen?
2. Was versteht man unter der Organisationsform eines Speicherbausteins?
Ubung 7.1.2
Wie kann ein 512 MMByte-Modul aufgebaut werden aus den
Bausteinen zu 512 MMBit (32 MM
7.1.2
×
8), bzw. zu 256 MMBit (32 MM
×
8oder
64 MM
×
4)?
7.1.5 Datentransfer
Wir wollen nun die Adressierung des Speichers genauer ansehen. Dazu be-
trachten wir wie oben ein 1 GGB-Modul (2
30
Bytes
) bestehend aus zwei Rei-
hen mit je acht Chips zu 512 MMBit und der Organisation 64 M
8. Insge-
samt mussen 27 Adressleitungen an das Modul gefuhrt werden (2
30
/
2
3
,da
×
