Hardware Reference
In-Depth Information
b
a
Y
3
Y
3
Y
3
Y
3
CCII
CCII
z
CCII
−
1
x
1
x
V
1
CCII
V
1
−
z
x
y
x
y
y
z
+
+
z
y
CCII
CCII
z
CCII
CCII
Y
2
y
y
x
y
Y
2
y
±
z
−
±
z
−
z
x
x
x
2
Y
1
2
Y
1
V
2
V
2
c
Y
3
Y
3
CCII
z
1
x
V
1
CCII
−
y
x
y
+
z
CCII
CCII
z
2Y
2
y
y
x
+
z
−
x
2
Y
1
V
2
Fig. 5.27 General floating impedance simulation circuits presented by Higashimura and
Fukui [
52
]
CCII
Y
2
x
y
z
+
I
1
CCII
1
V
1
CCII
CCII
x
+
z
y
+
y
+
y
z
z
x
x
Y
4
Y
3
Y
1
I
2
2
V
2
Fig. 5.28 A general floating impedance simulation circuit proposed by Yuce et al. [
113
]
Search WWH ::
Custom Search