Exercices corrigés - Architecture des Machines et des Systemes Informatiques - page 251

bus A

Tampon A

RDO

RB

RSP

CO

BUS MÉMOIRE

a b

a b

RI

R2

R0 R1

UAL

UAL@ RAD

s

s

bus B

Figure 10.2 Architecture à 2 bus .

- sortie du contenu d'un registre vers un bus : nombusnomregistreSor (exemple
BCOSor) ;
- entrée sur une entrée de l'UAL@ : nombusentréeUAL@En ou nomregistreen-
tréeUAL@En (exemples RBUAL@aEn, AUAL@bEn);
- entrée sur une entrée de l'UAL : nombusentréeUALEn (exemple AUALbEn);
- sortie des UAL : nombussortieUALSor et nombussortieUAL@Sor (exemple
BUALsSor).
Cette architecture comporte deux Unités Arithmétiques et Logiques : UAL et UAL@.
UAL est utilisée pour réaliser les calculs et opérations logiques du processeur.
UAL@ est uniquement utilisée pour calculer des adresses notamment dans le cadre
du mode d'adressage basé (addition du contenu du registre de base RB et du dépla-
cement X).
Le passage du bus A vers le bus B s'effectue en activant une opération NOP sur
l'Unité Arithmétique et Logique (UAL), ce qui a pour effet de copier le contenu du
tampon A sur la sortie de l'UAL. Ainsi, pour passer le contenu du bus A au bus B,
les étapes sont :
- mettre le contenu du bus A dans tampon A : AtamponAEn;
- activer l'opération Nop : NOP;
- sortir la sortie de l'UAL sur le bus B : BUALsSor.
On considère par ailleurs que la mémoire centrale est chargée avec le programme
suivant dont les instructions sont données en langage d'assemblage, selon le format
établi dans le chapitre 6, partie Langage machine.
1. Complétez la colonne commentaire pour expliquer ce que réalise chaque instruc-
tion, puis concluez en expliquant ce que fait ce programme.
2. L'instruction ADD Rg2 R2 R1 est chargée dans le registre RI. Donnez la suite de
microcommandes correspondant à son exécution sur l'architecture de processeur
de l'exercice.
3. Le registre d'état PSW contient un ensemble d'indicateurs S, C, O, Z. Rappelez
leur rôle.