Exercices corrigés - Architecture des Machines et des Systemes Informatiques - page 250

La table des vecteurs d'interruptions du processeur est la suivante :

Adresse de la routine à exécuter
en mémoire centrale

Numéro IRQ

0 100

1 120

2 140

3 160

4 180

5 200

6 220

7 240

Les adresses en mémoire centrale sont les adresses des mots mémoire; l'incré-
mentation du CO, l'incrémentation ou la décrémentation du RSP s'effectue par
pas de 1.
En reprenant l'ordre de service des interruptions par le processeur tel que vous le
donnez en réponse à la question 2, donnez l'évolution du registre CO, du registre
RSP et de la pile.
Vous adopterez la convention suivante :
(RSP -

> 1002), PILE : (1000 - > 200, 1001 - > 400), (CO- > 300), qui signifie :

RSP → 1002 CO 300

1001 400

1000 200

adresse pile

SYNTHÈSE

10.12 Exercice de synthèse

On considère l'architecture de processeur suivante (figure 10.2). Les registres du
processeur sont sur 8 bits. Les nombres signés sont représentés selon la convention
du complément à 2.
Les portes à activer sont représentées par un rond sur la flèche.
Le format des microcommandes est :
- entrée du contenu d'un bus vers un registre : nombusnomregistreEn (exemple
AtamponAEn) ;