Information Technology Reference
In-Depth Information
seur du DMA va exécuter des instructions lisant des données en mémoire sans
utilisation du processeur central. Il va donc y avoir deux processeurs qui peuvent
simultanément utiliser la ressource mémoire ; dans ce contexte, réserver une zone
mémoire au DMA c'est éviter les conflits d'accès à la mémoire;
- le DMA initialise le DMA (phase 5, 6, 7) ;
- le DMA réalise l'échange (phase 8);
- en fin de transfert, une interruption est émise (phase 9);
- l'opération d'entrées-sorties se termine alors par la restitution du contexte d'exécu-
tion du programme utilisateur qui reprend donc son exécution (phase 10).
Le schéma temporel d'exécution est donné par la figure 9.27.
SVC
SVC
Le processeur est libre
Occupation UC
UC Système
UC Utilisateur
Périphérique
Interruption
Figure 9.27
Schéma temporel d'exécution avec un mécanisme de DMA.
Ce schéma indique tout particulièrement que pendant tout le temps de l'opération
d'entrées-sorties le processeur central est libre. C'est cette constatation qui rend
possible la construction des systèmes d'exploitation multiprogrammés. En effet c'est
le système d'exploitation qui connaît très exactement le moment où une opération
d'entrées-sorties est déclenchée (pilote). De la même manière le système d'exploita-
tion connaît parfaitement la fin d'une opération d'entrées-sorties (programme d'inter-
Search WWH ::
Custom Search