Information Technology Reference
In-Depth Information
machine et 70 % des temps d'accès à la mémoire. Ce point marque l'importance
de l'optimisation des passages de paramètres et du nombre des paramètres;
- l'essentiel des références mémoire porte sur des variables simples : 75 % sur des
constantes et variables scalaires. Les structures de données complexes sont très
minoritaires.
Ces résultats sont à l'origine des architectures RISC que l'on peut caractériser par :
- une diminution de la complexité de la partie unité de commande. Le séquenceur
est câblé et est donc plus rapide;
- une diminution de la surface du séquenceur, ce qui permet d'augmenter le nombre
de registres et d'utiliser des mémoires caches séparées pour les instructions et les
données sur le composant;
- une simplification des modes d'adressage et des instructions d'où une simplifica-
tion de la compilation;
- une implantation d'instructions de longueurs fixes permettant l'utilisation d'un
pipeline efficace.
Définition
La définition donnée par M. Slater donne bien l'idée de cette notion d'optimisation
globale : « Un processeur RISC a un jeu d'instruction conçu pour une exécution effi-
cace par un processeur pipeliné et pour la génération de code par un compilateur
optimisant ».
La traduction en terme matériel
Cette définition implique une pipeline efficace afin de répondre à l'impératif d'une
exécution en un cycle machine. L'exécution efficace par un processeur pipeliné
implique les caractéristiques suivantes :
- instruction de longueur fixe ;
- codage simple et homogène des instructions ;
- exécution en un cycle machine de la plupart des instructions ;
- accès à la mémoire uniquement par les instructions load (chargement d'un mot
mémoire dans un registre) et store (placement du contenu d'un registre dans un
mot mémoire);
- modes d'adressages simples ;
- branchements retardés.
Au niveau de la traduction par le compilateur ces caractéristiques se traduisent par
un format des instructions à trois adresses et un grand nombre de registres.
8.5.5
Pour conclure sur les RISC et les CISC
L'apparition des processeurs RISC au début des années quatre-vingts a été une remise
en cause très forte de l'architecture CISC. L'importance de cette remise en cause a
eu l'effet d'une révolution avec ses conséquences : les « anti » et les « pro » qui se sont
 
 
Search WWH ::




Custom Search