La fonction de mémorisation - Architecture des Machines et des Systemes Informatiques - page 185

peut engendrer des actions 10 9 fois par seconde. Une mémoire DRAM dont le temps
d'accès est de 20 nanosecondes pourra fournir 5 10 7 informations par seconde.

L'écart est donc considérable et le processeur ne fonctionne pas au meilleur rythme.
Les mémoires SRAM ont une densité d'intégration trop faible et un coût trop élevé
pour constituer des mémoires centrales de grandes capacités.
Dans une architecture de machine de type Von Neumann (qui correspond à nos
machines) les échanges, entre le processeur et la mémoire, sont très nombreux puisqu'un
programme et ses données doivent êtres placés en mémoire centrale afin d'être exécutés
par le processeur. On sait techniquement réaliser des mémoires très rapides, qui ne
pénaliseraient pas le processeur, mais à condition qu'elles soient placées très près du
processeur. En effet c'est souvent le temps de transfert par le bus qui est un facteur
de ralentissement.
On peut envisager plusieurs solutions pour améliorer les performances :
- augmenter la fréquence des mémoires, ce qui améliorerait la bande passante. On
constate cependant que cette évolution est lente;
- augmenter la largeur du bus, ce qui augmenterait aussi la bande passante mais qui
n'est pas facile à réaliser, à cause en particulier de l'encombrement;
- réduire les besoins en bande passante pour le processeur. C'est ce qui est fait avec
l'utilisation des mémoires cache ( antémémoire ).

×

Principe de fonctionnement
Le principe est de faire coopérer des mémoires de faible capacité, très rapides et à
proximité du processeur avec des mémoires plus lentes et de grandes capacités
(figure 8.14). Les mots de mémoire centrale les plus fréquemment utilisés sont placés
dans le cache. Le processeur cherche d'abord le mot dans le cache, s'il est présent il
l'obtient rapidement. Si le mot n'est pas présent, le processeur fait un accès à la
mémoire centrale (plus lente) et place ce mot dans le cache. Ultérieurement si ce mot
est demandé il sera obtenu plus rapidement.

Processeur
Registres

Mémoire
Cache

Mémoire Centrale

Bus local

SRAM DRAM

Bus

Figure 8.14

Hiérarchie de mémoires.