Information Technology Reference
In-Depth Information
ensemble de portes ET formant les termes produits et de portes OU formant les
termes sommes. À chaque porte ET est associé un fusible qui est intact à l'origine.
La programmation de la matrice des portes ET consiste à détruire des fusibles afin
d'obtenir les termes produits de la fonction à réaliser. De même pour les portes OU
auxquelles sont associés des fusibles que l'on détruit sélectivement pour obtenir les
termes sommes souhaités. Dans notre exemple nous avons :
- une entrée nommée Fetch à laquelle trois portes ET sont associées;
- 7 sorties avec 7 portes OU. Chaque porte OU reçoit les 3 sorties des termes produits.
Les fusibles marqués en noir sont ceux gardés intacts et ce circuit PLA, ainsi
programmé, permet la réalisation câblée de la fonction de chargement d'une instruc-
tion de la mémoire centrale vers le registre d'instruction.
Le circuit PLA piloté par un générateur d'étapes est lui-même dirigé par un circuit
déclencheur. Le circuit déclencheur reçoit en entrée le signal d'horloge, le signal
mémoire prête et le signal AttenteMémoire. Si le signal mémoire prête et le signal
AttenteMémoire sont positionnés, alors le générateur d'étape est incrémenté d'une
unité au prochain top d'horloge. Dans le cas où le signal AttenteMémoire est posi-
tionné seul, alors le générateur d'étapes n'est pas incrémenté lors d'un top d'horloge.
Cet ensemble de circuits permet donc la réalisation câblée de la phase Fetch.
À l'étape 1, la première porte ET a sa sortie à 1 et donc les signaux Cosor, RADen,
Lect et AttenteMémoire sont positionnés à 1. Tant que le signal mémoire prête n'est
pas positionné, le générateur d'étapes ne progresse pas. Sitôt le signal positionné, la
sortie de la deuxième porte ET devient égale à 1 et ainsi que le signal InCo.
La figure 7.20 synthétise le fonctionnement d'un tel séquenceur. Chaque « pastille »
symbolise des portes ET et des portes OU ainsi que les fusibles gardés intacts lors de
la réalisation du circuit. Le registre instruction RI contient l'instruction à exécuter
soit « Add D, R, A », un circuit de décodage interprète le code opération et sélec-
tionne une des entrées de la matrice de termes produits. Dans notre cas il y a 7 entrées
et 8 portes ET produisant une matrice de 7
×
8 portes ET. Il y a de même 16 signaux
de sorties nécessitant 16
8 portes OU. Chaque porte OU reçoit 8 entrées.
À l'étape 4 de l'exécution de cette instruction les microcommandes Lect, RIsor,
RADen, AttenteMémoire sont positionnés par la logique câblée.
Le circuit déclencheur fonctionne selon l'algorithme :
si « horloge » = 1
alors
si « AttenteMémoire » = 1
alors
si « Mémoire Prête »
×
=
1
1;
sinon « Sortie » = 0;
fsi
sinon « Sortie » = 1;
fsi
sinon « Sortie » = 0;
fsi
alors « Sortie »
=
Search WWH ::
Custom Search