Information Technology Reference
In-Depth Information
Un exemple de circuit combinatoire : l'additionneur n bits
Nous allons étudier la composition du circuit combinatoire permettant de réaliser
l'addition binaire de deux nombres A et B de n bits. Ce circuit est décomposé en
deux parties :
- un circuit correspondant à l'addition des bits de poids faible a 0 et b 0 pour lesquels
il n'y a pas de retenue propagée à prendre en compte ;
- un circuit correspondant à l'addition des bits de poids supérieur a i et b i , 0
n
pour lesquels il faut prendre en compte la retenue r i - 1 propagée depuis le rang
i - 1 inférieur.
<
i
<
Additionneur 1 bit pour les bits de poids faible a 0 et b 0
L'addition des bits a 0 et b 0 délivre deux résultats : le bit résultat c 0 et la retenue
propagée vers le rang supérieur r 0 : a 0
b 0 donne la retenue r 0 et le résultat c 0 La
table de vérité correspondante est (tableau 5.6) :
+
Tableau 5.6 T ABLE DE VÉRITÉ
POUR L ' ADDITION DES BITS DE POIDS FAIBLE A 0 ET B 0 .
a 0
c 0 = a 0 + b 0
a 0
b 0
c 0
r 0
b 0
0
0
0
0
0
1
1
0
r 0 = a 0 · b 0
1
0
1
0
1
1
0
1
Figure 5.5 Circuit additionneur
de poids faible.
Il en découle :
.
ca
=⋅
b + ab a b t r
=⊕
=⋅
ab
0
0
0
0
0
0
0
0
0
0
Le circuit logique associé est donc formé d'une porte XOR et d'une porte ET
(figure 5.5). Comme ce circuit ne tient pas compte d'une retenue propagée depuis le
rang inférieur, il est qualifié de demi-additionneur.
Additionneur 1 bit pour les bits de poids fort a i et b i
L'addition des bits de poids fort a i et b i doit être faite en tenant compte de la retenue
r i - 1 propagée depuis le rang i - 1 inférieur. Cette addition délivre deux résultats : le
bit résultat c i et la retenue propagée vers le rang supérieur r i .
r r
a
i
i
1
a a
i1
+
i
i1
+
b
b b
résultat c
i1
+
i
i1
i
 
Search WWH ::




Custom Search